电子发烧友网报道（文/黄山明）如今的谷歌工最科技巨头们几乎全部围绕AI来布局了，不仅要在软件端进行开拓，选定星代新T向终并且还期望在硬件上也可以安全可控。台积据最新消息，电家独谷歌可能准备牵手三星合作开发新一代芯片。时代

但是或走三星也并非唯一的合作商，除了三星外，谷歌工最谷歌还找了联发科与台积电进行设计协助及代工。选定星代新T向终近年来，台积这种多供应商或者Chiplet分工在业内也越来越常见。电家独

联手打造第十代TPU

据知情人士透露，时代目前谷歌正在与三星电子洽谈，或走计划由三星承接其一款最新一代的谷歌工最AI芯片部分组件生产工作。而这颗AI芯片，选定星代新T向终便是台积谷歌第十代TPU，代号为“冰鱼”（Icefish），主要是面向数据中心的新一代AI加速器，目前仍处于设计阶段，最早于2028年量产。

从制作上来看，三星主要负责的是内存I/O Die，即连接计算核心与HBM等内存的桥梁，采用2nm GAA工艺制程。I/O Die主要负责SerDes、PCIe/CXL 等接口，以及与HBM的互联，同时相对更标准化，更适合三星。

更何况HBM本身就是三星、SK海力士等存储巨头的舒适区，在HBM4时代，内存接口的逻辑层（Base Die/Buffer Die）正式转向先进制程。三星作为全球唯一一家同时拥有HBM和晶圆代工的企业，也是最懂得如何设计和制造能够完美兼容、做出HBM最高速度的I/O 组件。

而核心计算引擎（计算Die）则是由台积电代工，采用其最尖端的1.4nm先进制程。这是AI算力的核心，对于晶体管密度和功耗比要求到了极致，因此谷歌依然选择最稳妥、技术最领先的台积电。此外，在这颗芯片设计阶段，谷歌还引入了联发科，主要是为了分工和制衡。

这种拆分本质是Chiplet思路，不同功能模块用不同工艺节点、不同代工厂生产，再通过先进封装（CoWoS、EMIB等）集成在一起。

毕竟I/O部分的电路并不需要像计算核心那样用最昂贵的1.4nm去制造。把它拆出来，用三星相对便宜、且产能充足的2nm来做，然后通过先进封装把两块拼接在一起。这样既释放了台积电的产能压力，又能大幅降低整颗TPU的综合制造成本。

另一方面，台积电在AI芯片代工和CoWoS封装上的产能，被英伟达、苹果、AMD等大客户长期锁定，谷歌再想排期也很紧张。一旦面对地缘、自然风险，会拖累TPU的生产进度。

再加上去年7月份，三星与特斯拉已经达成了一项165亿美元的协议，将使用该工艺生产人工智能芯片。而在今年4月，三星表示，预计将通过采用先进技术制造的芯片来赢得更多客户，并考虑在得克萨斯州建设第二座工厂来扩大产能。

此次谷歌引入三星，不仅是试图减少对台积电的依赖，也是为了让供应链之间形成竞争，这样谷歌作为甲方的议价能力才能最大化。

除了三星之外，市场也有传言称谷歌正在与英特尔代工谈判，计划在2028年让其生产超过300万颗TPU。

Chiplet多代工厂方案将逐渐成为主流

过去很长一段时间，谷歌自己只负责提出系统架构和算法需求，具体的芯片设计，如物理后端、IP集成全都交给博通，并由博通负责下单给台积电进行独家制造。博通从中赚取丰厚的ASIC设计服务费，而包括TPU v1-v4、v5p、Ironwood（第七代）等，主要制造和先进封装（CoWoS）都由台积电完成。

后来，谷歌为了降低对博通的依赖并压低成本，开始全面转向COT（Customer Owned Tooling，客户自主设计）模式。因此在推出的第八代TPU中，谷歌已经开始自己设计核心，让联发科负责外围的SerDes接口IC。

不过在过去，无论设计企业怎么变，最终的制造和封装都在台积电，要知道即便在2026年预期TPU产能430万颗中，约92%仍由台积电代工。这次将三星的2nm foundry引入核心供应链，属实是破天荒了。

同时，谷歌还计划从2028年起，向英特尔下单生产超过300万颗TPU，很可能采用英特尔的EMIB/EMIB-T先进封装。这是由于台积电CoWoS 封装产能已严重不足，而英特尔EMIB良率已达约 90%，且在功耗和封装成本上有优势。

值得关注的是，多引入一个供应链厂商，谷歌在制程定价、封装报价上就有更多的筹码。有报道称，TPU在性能与英伟达H100相当的情况下，成本可能降低约80%。其中一部分原因就是通过Chiplet加上多代工厂，把不同模块放在成本最优的工艺和产线上生产得到的。

并且三星和英特尔也需要谷歌这种大客户来验证2nm GAA和EMIB/18A代工能力，以提高市场信任度，吸引更多的大客户。

更重要的是，随着大模型对算力、内存带宽的需求几乎每年翻倍，TPU产品的迭代节奏也在被迫加快。如果还在坚持使用单一代工厂以及单片大SoC，其设计、流片、封装、测试的周期将会拉得非常长，难以快速响应。

反之，采用训推分家（8t/8i），不同Die用不同工艺和代工厂，再通过先进封装灵活组合，谷歌就可以在不彻底重新设计整颗芯片的前提下，快速推出新的配置，适配不同工作负载。Chiplet允许只升级某一两个Die，其他Die复用，这样研发周期将缩短6-12个月。

而之所以能够实现这一点，是因为UCIe标准，这项标准的核心就是让不同工艺、不同厂商的芯粒，在封装内能通过统一接口互联。UCIe是由Intel、AMD、Arm、台积电、三星、Google Cloud、Meta、微软等联合发起，专门定义封装内die-to-die互连的开放标准。有了UCIe才让谷歌的这项多家代工厂联手生产一颗芯片的方案成为可能。

从市场来看，Chiplet+异构集成已经是主流方向，AMD的EPYC/MI300、英特尔的PonteVecchio、苹果的M1 Ultra等都在采用这种方式。

同时苹果、高通等已经在评估多封装、多代工厂方案，将英特尔的EMIB视作台积电CoWoS的最佳备选。英伟达也在测试英特尔的18A+EMIB，为2028年的新架构做准备。

总结

此次谷歌拟与三星合作新一代芯片生产，如果成真，意味着过去只找一家设计公司设计，然后依赖台积电生产TPU的线性格局被打破，Chiplet加多工厂方案将成为主流。谷歌与三星、台积电、联发科的这波多边合作，正是这种新生态的缩影。对于三星而言，如果能啃下“冰鱼”的I/O Die，将是其2nm制程全面自证、在AI大潮中追赶台积电的关键一役。